2019年的TOP500超算中，速度最快的美国Summit超算性能达到了20亿亿次，第二名的中国神威·太湖之光性能超过10亿亿次，不过一两年之后10亿亿次级别的性能将被新一代超算超越，人类将会进入百亿亿次超算时代。

Intel就为美国能源部承建了极光（Aurora）超算，它将使用Intel的Xeon处理器、新一代Xe加速卡、傲腾DC持久内存以及One API软件。极光超算运算性能超过百亿亿次，是现有最强超算的10-20倍，实现了指数级增长。

新一代超算之所以如此大幅度提升性能，是因为人类未来几年所需要的计算性能需求增长太快了，2025年全球产生的数据量高达175EB，智能互联的设备高达1500亿，完全是一个数据洪流时代，更快地传输数据、存储更多数据以及处理一切是硬要求。

为了应对未来的数据中心时代，Intel去年提出了六大技术支柱的战略，包括制程与封装、架构、内存与存储、互连、安全、软件。Intel认为计算需求无处不在，而且日益多样化，CMOS缩放、3D工艺技术、新架构、新功能等将继续推动摩尔定律向前发展，但是任何单一因素都不可能再满足多元化的未来计算需求，而基于六大技术支柱的指数级创新，将是Intel进入未来10年乃至下一个50年的驱动力。

在Intel的六大支柱技术中，先进的制程工艺及封装技术是基础，其中先进工艺方面Intel已经有14nm工艺及改进工艺，今年又量产了10nm工艺，之后还会有改进版10nm+及10nm++工艺，2021年则会量产7nm工艺，针对5nm、3nm的研究也在进行中。

与以往的不同的是，芯片封装技术的重要性首次被提升到与制程工艺相提并论的程度，之前业界谈摩尔定律都是指同一支撑下的单芯片，其发展已经受到了光罩的限制，而在未来的数据中心时代，产品不再受制于光光罩，它可以集成多种针对IP优化多制程小芯片，这也是业界刚开始流行的Chiplet设计思路。

Chiplet小芯片的设计很容易让人联想到之前的胶水多核，看起来都是把不同的芯片封装在组合成一个芯片，但二者实际有本质区别——胶水多核只是简单的2D多芯封装，而Chiplet复杂得多，是3D封装技术，不同的芯片有不同的架构甚至制程工艺，这种异构集成技术提供了前所未有的灵活性，有助于解决传统2D芯片性能无法大规模扩展、功耗过高等难题。

在先进封装技术上，Intel走的也很快，之前已经有EMIB 2.5D封装技术，去年底又率先推出了Foveros 3D封装技术，有望首次将晶片的堆叠从传统的无源中间互连层和堆叠存储芯片扩展到高性能逻辑芯片，如 CPU、图形和人工智能处理器。

前几天的SEMICON West大会上，Intel又推出了三项全新的先进芯片封装技术，并推出了一系列全新基础工具，包括EMIB、Foveros技术相结合的创新应用，新的全方位互连(ODI)技术等。

·Co-EMIB：利用利用高密度的互连技术，将EMIB(嵌入式多芯片互连桥接) 2D封装和Foveros 3D封装技术结合在一起，实现高带宽、低功耗，以及相当有竞争力的I/O密度。

Co-EMIB能连接更高的计算性能和能力，让两个或多个Foveros元件互连从而基本达到SoC性能，还能以非常高的带宽和非常低的功耗连接模拟器、内存和其他模块。

·ODI：ODI全称Omni-Directional Interconnect，也就是全方位互连技术，为封装中小芯片之间的全方位互连通信提供了更大的灵活性。ODI封装架构中，顶部的芯片可以像EMIB下一样，与其他小芯片进行水平通信，还可以像Foveros下一样，通过硅通孔(TSV)与下面的底部裸片进行垂直通信。

·MDI：基于高级接口总线(AIB)物理层互连技术，Intel发布了这种名为MDIO的全新裸片间接口技术。MDIO技术支持对小芯片IP模块库的模块化系统设计，能效更高，响应速度和带宽密度可以是AIB技术的两倍以上。

Intel将从今年开始应用上述先进封装方式，首先是Lakefield处理器上集成10nm CPU及22nm IO核心，而基于Co-EMIB的芯片也有了样品，在一块基板上都有多达9个裸片(Die)，且大小、功能各异，整合方式也不一样。

到了2020年，Intel的3D封装技术会在各个领域前面开花。

未来的先进工艺开发费用越来越贵